RJ45 ve RJ11 KABLO TEST CİHAZI

DEVRENİN AÇIKLAMASI

          Devrenin Verici kısmında 555 osilatörü ile shift register özelliğine göre tasarlanmış olan 74 273 ve 74 74 entegresi için gerekli clock palsi üretilir. 555 entegremizin 8 nolu bacağına gerilim uygulandığında 3 nolu Q çıkış ucundan kare dalga sinyali üretir. Bu üretilen kare dalganın frekansını istenen değere ayarlayabilmek için 1M Ω potansiyometre kullanıldı.

          Bu frekans değerini elde etmek için kullanılan formül ise aşağıdaki gibidir.

T= 0,695 (R1+R2) C

F=1/T  ‘den hesaplanır.

Bu hesaplamada kullanılan değerlerin anlamı ise aşağıda belirtildiği gibidir.

T: Periyot

F: Frekans

R1: 555’in 7 ve 8 uçları arası direnç

R2: 555’in 2,6 ve 7 uçları arası direnç

C: 555’in 2,6 uçlarından şaseye giden kondansatör

          Bu şekilde hesaplanan clock palsi’ni 74 273 entegresinin 11 nolu clock girişi ile 7474 entegresinin 3 ve 11 nolu clock girişlerine uygularız. Uygulanan sinyalin hızını  555 entegresinin 8 ile çıkış ucu olan 3 ucu arasına bir direnç ile Led bağlayarak görebiliriz. Bu hızı 1M Ω potansiyometre ile artırıp azaltabiliriz. Bunun ardından entegrelerimizin içinde bulunan D Flip-Flop’larının çıkışlarını diğer Flip-Flop’un girişine vererek Shift Register işlemini uygularız. Çıkışlarımızda oluşan sinyaller Led’lere iletilir ve Led’lere bağlı olan birer direnç ile akımı geçirip sırayla sönmeye başlar. Bu şekilde çıkışlarımızdan sırasıyla aktif olarak yürüyen ışık şeklinde entegre çıkışındaki ledlerimiz sırasıyla yanar ve söner. Bunun ardından ise RJ 45 ve RJ11 soketlerimize gelen sinyaller kablo aracılığı ile display katına iletilir.

          Kablomuz sağlam ise ve bağlantıları hatasız yapılmışsa display katındaki led’ler sırasıyla yanar. Eğer hata varsa bu ledlerin yanma sırası farklı olacaktır veya kablo bağlantısı iyi olmamışsa led hiç yanmayacaktır. Bu şekilde arıza kontrolü yapılabilir. Alıcı ile verici arasında oluşturulacak kablonun uzunluğu önemli değildir.

 Devrenin Pspice programında simülasyonu yapılabilmesi için hazırlanan şekil aşağıdaki gibidir.  Burada U2 olarak belirtilen 74273 entegresidir. U1A ve U3A olarak belirtilenler ise 7474 entegresinin içinde bulunan D Flip-Flop’ları temsil etmektedir. 

Kullanılan entegrelerin iç yapıları ise şu şekildedir. Bu entegrelerden soldaki 74 273 entegresi diğeri ise 74 74 entegresidir. Bu entegrelerin resetleme özelliği olmadığı için bu işlemi Push-Button ile kendimiz dışarıdan yapmak zorunda kalmaktayız. Entegrelerden 74 273 entegresinin içinde bulunan Data Flip-Flop’ların Clock girişleri ortak bağlı iken, diğer entegre 7474’te ise Clock girişlerini baskı devre üzerinden bağlıyoruz.

Devrenin baskı devre şeması yukarıdaki gibidir.Devre için gerekli bilgiler aşağıdaki linkte mevcuttur pspice analizleri ve eagle baskı devre şeması aşağıdaki linktedir

İNDİR